深圳市海天鸿电子科技有限公司

1，特点•VDD/ VDDQ=1.8V/1.8V•双数据速率的架构;每个时钟周期的数据传输•双向数据选通（DQS）•四家银行的运作•差分时钟输入（CK和CK）•MRS循环的重点项目地址 - CAS延迟（3） - 突发长度（2，4，8，16 ） - 突发类型（顺序及交织）•EMRS循环重点项目的地址，部分阵列自刷新（完整，1/2，1/4阵列） - 输出驱动强度控制（完整，1/2，1/4，1 /8）•内部温度补偿自刷新•除数据和DM所有输入的数据选通，糖尿病掩蔽的两个边缘采样在系统时钟（CK）的正边沿。•数据的I / O事务。•边缘对齐的数据输出，中心对齐数据输入•没有的DLL。 CK的DQS不同步。•LMD，UMD写入掩蔽只。•自动刷新占空比